TY  - BOOK
AU  - Мурсаев,А.Х.
AU  - Буренева
TI  - Практикум по проектированию на языках VerilogHDL и SystemVerilog
PY  - 2022///
CY  - Санкт-Петербург
PB  - Лань
KW  - проектирование
KW  - verilog hdl
KW  - systemverilog
KW  - методика проектирования
KW  - верификация
KW  - моделирование
KW  - язык проектирования
N2  - Представлены основные этапы проектирования дискретных устройств с использованием языков проектирования и верификации Verilog HDL и SystemVerilog: создание описания, моделирование, имплементация в реальную микросхему и отладка. Изложение сопровождается рекомендациями по практическому освоению различных этапов методики проектирования. Предназначено для студентов, обучающихся по направлению Информатика и вычислительная техника и других специальностей, связанных с разработкой цифровых устройств и систем
UR  - https://e.lanbook.com/book/200474
UR  - https://e.lanbook.com/img/cover/book/200474.jpg
ER  -