Normal view
MARC view
Практикум по проектированию на языках VerilogHDL и SystemVerilog (Record no. 919003)
[ view plain ]
000 -Маркер записи | |
---|---|
Контрольное поле постоянной длины | 02121nam a2200337 i 4500 |
001 - Контрольный номер | |
Контрольное поле | koha000919003 |
006 - Дополнительные элементы данных фиксированной длины | |
Контрольное поле постоянной длины | m o |
007 - Кодируемые данные (физ. описан.) | |
Контрольное поле постоянной длины | cr |
008 - Кодируемые данные | |
Контрольное поле постоянной длины | 220207d2022 RU s 00 0 rus |
035 ## - Системный контрольный номер | |
Системный контрольный номер | koha000919003 |
040 ## - Источник каталогиз. | |
Служба первич. каталог. | RU |
Код языка каталог. | rus |
Служба, преобразующая запись | RU |
Организация, изменившая запись | Ru-ToGu |
080 ## - Индекс УДК | |
Индекс УДК | 32.973я73 |
084 ## - Индекс другой классификации/Индекс ББК | |
Индекс другой классификации/Индекс ББК | 378 |
Источник индекса | rubbk |
100 1# - Автор | |
Автор | Мурсаев, А. Х. |
9 (RLIN) | 778734 |
245 10 - Заглавие | |
Заглавие | Практикум по проектированию на языках VerilogHDL и SystemVerilog |
Физический носитель | Электронный ресурс |
Ответственность | Мурсаев А. Х.,Буренева О. И. |
260 ## - Выходные данные | |
Место издания | Санкт-Петербург |
Издательство | Лань |
Дата издания | 2022 |
300 ## - Физическое описание | |
Объем | 120 с. |
520 ## - Аннотация | |
Аннотация | Представлены основные этапы проектирования дискретных устройств с использованием языков проектирования и верификации Verilog HDL и SystemVerilog: создание описания, моделирование, имплементация в реальную микросхему и отладка. Изложение сопровождается рекомендациями по практическому освоению различных этапов методики проектирования. Предназначено для студентов, обучающихся по направлению Информатика и вычислительная техника и других специальностей, связанных с разработкой цифровых устройств и систем. |
653 ## - Ключевые слова | |
Ключевые слова | проектирование |
653 ## - Ключевые слова | |
Ключевые слова | verilog hdl |
653 ## - Ключевые слова | |
Ключевые слова | systemverilog |
653 ## - Ключевые слова | |
Ключевые слова | методика проектирования |
653 ## - Ключевые слова | |
Ключевые слова | верификация |
653 ## - Ключевые слова | |
Ключевые слова | моделирование |
653 ## - Ключевые слова | |
Ключевые слова | язык проектирования |
700 1# - Другие авторы | |
Другие авторы | Буренева |
9 (RLIN) | 778623 |
856 4# - Электронный адрес документа | |
URL | <a href="https://e.lanbook.com/book/200474">https://e.lanbook.com/book/200474</a> |
Справочный текст | ЭБС Лань |
856 41 - Электронный адрес документа | |
URL | <a href="https://e.lanbook.com/img/cover/book/200474.jpg">https://e.lanbook.com/img/cover/book/200474.jpg</a> |
Справочный текст | ЭБС Лань |
910 ## - Внешние ресурсы | |
Внешние ресурсы | ЭБС Лань |
999 ## - Системные контрольные номера (Koha) | |
biblionumber (Koha) | 919003 |
No items available.